Los chips Power5 dispondrán de una tecnología llamada simultaneous multithreading o multihilo simultáneo, que permitirá mejorar el rendimiento a nivel de aplicación hasta en un 80%, según el vicepresidente del grupo de productos pSeries de IBM, Karl Freund. La tecnología de multihilo simultáneo se basa en las capacidades disponibles en la actual arquitectura de procesador Power4 de doble núcleo, según Freund.

La arquitectura Power5 también introducirá capacidades de particionamiento subprocesador de tipo mainframe en el área de servidores UNIX de IBM. Con ellas, los usuarios podrán dividir y organizar procesadores individuales Power5 para crear hasta 10 particiones. En un sistema de 64 procesadores se podrán crear hasta 512 particiones.

Los chips Power5 de 0,13 micras también ofrecerán una tecnología de aceleración que optimiza el rendimiento de algunas aplicaciones. Esta tecnología permitirá ejecutar con mayor rapidez ciertos códigos utilizados habitualmente por muchas aplicaciones.

Los primeros sistemas basados en el nuevo chip empezarán a comercializarse durante la segunda mitad de 2004, según IBM.

www.ibm.es