BUSINESS TI | Noticias | 20 JUN 2007

Fujitsu revela una nueva tecnología para la fabricación de chips a 45 nanómetros

Tags: Hardware
La compañía avanza en el camino hacia la fabricación de chips de más altas prestaciones y bajo consumo de energía para su utilización, especialmente, en dispositivos móviles.
Alfonso Casas
Fujitsu y sus subsidiarias han presentado en el Symposium 2007 de tecnología VLSI su desarrollo de una plataforma tecnológica para la generación a gran escala de chips lógicos (LSI) de 45 nanómetros, los cuales combinan tecnologías de bajo consumo de potencia y altas prestaciones. En comparación con los métodos previos empleados en la fabricación, la nueva plataforma es capaz de reducir la corriente de salida que se genera cuando la puerta lógica se encuentra en estado de espera, con lo que se optimiza su consumo, y reduce los tiempos de retraso derivados de la interconexión en aproximadamente un 14 por ciento, según han informado fuentes de Fujitsu.

Con la miniaturización a 45 nanómetros se ha conseguido reducir con éxito el componente dieléctrico que forma parte del transistor, formado por dióxido de silicio a diferentes espesores. Sin embargo, la continua reducción de tamaño ha provocado fugas de corriente cada vez mayores a través del componente dieléctrico, lo que produce un consumo extra y, a su vez, genera un calor que posteriormente es necesario disipar.

Es en este punto donde el grupo de ingenieros de Fujitsu ha actuado con la nueva tecnología que ha denominado MSA (milisecond annealing), con la que los chips reducen considerablemente las fugas de energía en comparación con las unidades que actualmente se fabrican. Esto ampliará la duración de la batería de dispositivos móviles y aumentará las oportunidades para el desarrollo de plataformas más pequeñas y potentes.

Fujitsu introdujo la tecnología NCS (nano-clustering silica) de forma parcial para la fabricación en procesos de 65 nanómetros. Sin embargo, es ahora en la generación de 45 nanómetros, cuando la compañía está utilizando NCS con una constante de dieléctrico (k) de 2,25, el valor más bajo hasta el momento con el fin, no sólo de interconectar las diferentes capas, sino también de utilizarla entre diferentes pistas para reducir al máximo la interacción entre las diferentes puertas.

A diferencia de Intel, que se basa en el proceso convencional de transistores CMOS, Fujitsu emplea el aislante de silicio (SOI). El fabricante tiene previsto incorporar esta tecnología dentro de sus LSI a lo largo del próximo año, con el fin de hacerlo extensible a los dispositivos móviles.

Contenidos recomendados...

Comentar
Para comentar, es necesario iniciar sesión
Se muestran 0 comentarios
X

Uso de cookies

Esta web utiliza cookies técnicas, de personalización y análisis, propias y de terceros, para facilitarle la navegación de forma anónima y analizar estadísticas del uso de la web. Consideramos que si continúa navegando, acepta su uso. Obtener más información